Cette fois, Zen 6 n’est plus une promesse : c’est un produit. AMD a ouvert le 22 juillet sa conférence Advancing AI 2026 au Moscone West de San Francisco en lançant commercialement les EPYC « Venice », premiers processeurs x86 pour serveurs produits en volume sur le procédé 2 nm de TSMC. Au programme : jusqu’à 256 cœurs Zen 6c par socket, 1,6 To/s de bande passante mémoire et du PCIe Gen 6. Rien de tout cela n’ira dans votre tour — comme nous l’expliquions lors de l’annonce du calendrier, les serveurs passent avant les Ryzen. Mais ce lancement est le premier contact du monde réel avec l’architecture et la gravure qui équiperont les prochains processeurs gaming d’AMD. Voici ce qu’il faut en retenir.

Venice en chiffres : 256 cœurs, 8 chiplets de 32 cœurs, deux dies d’E/S

Le vaisseau amiral Venice embarque 256 cœurs Zen 6c et 512 threads, soit un tiers de plus que les 192 cœurs de l’actuel EPYC « Turin ». Le plus intéressant est la manière : là où les générations précédentes alignaient 12 à 16 chiplets (CCD) autour d’un gros die d’entrées/sorties central, Venice se contente de 8 CCD… mais chacun porte désormais 32 cœurs, plus du double d’aujourd’hui. Le die d’E/S unique laisse place à deux dies gravés en 4 nm, placés au centre du package pour répartir le trafic mémoire et PCIe. Résultat, d’après le détail publié par Tech Times : 16 canaux DDR5 (contre 12) pour environ 1,6 To/s de bande passante par socket, près du triple des quelque 614 Go/s de Turin, et un passage au PCIe Gen 6 qui double le débit par ligne. AMD annonce jusqu’à 1,7 fois les performances de la génération précédente — un chiffre constructeur, à confirmer par les tests indépendants. Le tout exige un nouveau socket SP7, incompatible avec les plateformes actuelles, et les premiers systèmes sont attendus au troisième trimestre 2026.

Le vrai événement : la gravure 2 nm de TSMC entre en scène

Au-delà du nombre de cœurs, Venice est surtout la première puce de calcul haute performance au monde gravée sur le nœud N2 de TSMC, celui qui inaugure les transistors GAA (Gate-All-Around) en nanofeuillets à la place des FinFET utilisés depuis quinze ans. Concrètement, la grille enveloppe désormais complètement le canal du transistor, ce qui réduit les fuites de courant. Selon les chiffres de TSMC rapportés par Tech Times, le N2 offre 10 à 15 % de performances en plus à consommation égale par rapport au N3E, ou 25 à 30 % de consommation en moins à performances égales, avec une densité qui dépasse 310 millions de transistors par mm². C’est exactement le nœud de gravure évoqué par les fuites sur Zen 6 desktop que nous suivions au printemps : chaque donnée de rendement, de chauffe et de fréquence que Venice va générer en conditions réelles profitera directement aux puces grand public qui suivront — chez AMD, mais aussi chez Apple, NVIDIA ou Qualcomm, qui préparent tous leurs designs 2 nm.

Helios, MI455X : le supercalculateur en armoire qui accompagne le lancement

Venice ne voyage pas seul. AMD a présenté en parallèle son rack Helios : 18 tiroirs de calcul embarquant chacun un EPYC Venice et quatre accélérateurs Instinct MI455X, soit 72 GPU par armoire, 31 To de mémoire HBM4 cumulée, et 2,9 exaflops de calcul d’inférence en FP4 selon AMD — des chiffres qui n’ont pas encore été soumis aux benchmarks indépendants MLPerf. Chaque MI455X aligne 432 Go de HBM4 à 19,6 To/s. La consommation donne le vertige : environ 140 kilowatts par armoire, ce qui reste pourtant nettement moins que les 190 à 230 kW estimés du système concurrent NVIDIA Vera Rubin NVL72. Microsoft, Meta, Oracle et OpenAI ont déjà réservé leur part, Azure ayant confirmé le 20 juillet trois familles d’instances basées sur Helios et Venice.

Pourquoi votre PC gamer est quand même concerné

Un rack à plusieurs millions de dollars peut sembler loin de votre tour, mais deux lignes de ce lancement concernent directement les joueurs. La première : selon Tech Times, la totalité de la production de HBM4 2026 serait déjà allouée aux géants du cloud. C’est le même mécanisme d’aspiration de la mémoire par l’IA qui a mis les prix de la DRAM grand public sous pression depuis des mois — et la demande ne faiblit pas, elle s’industrialise. La seconde : la capacité 2 nm de TSMC est un gâteau que se partagent serveurs, smartphones et, plus tard seulement, processeurs desktop. Venice inaugure le nœud ; les Ryzen n’y passeront que lorsque les rendements et les volumes le permettront. Dans les deux cas, le calendrier et le prix de votre prochain upgrade se jouent en partie dans ces arbitrages industriels, comme nous le détaillions dans notre stratégie d’upgrade de juillet.

Et les Ryzen 10000 dans tout ça ?

Le lancement de Venice confirme le scénario esquissé depuis des semaines : les cœurs Zen 6 sont prêts, mais le desktop attendra. Les gains d’IPC, le prédicteur de branchement retravaillé et la nouvelle organisation du cache étrennés par Venice formeront la base de la gamme Ryzen 10000 « Olympic Ridge », dont l’annonce est attendue au CES 2027 pour une disponibilité au premier semestre 2027, selon le calendrier rapporté par VideoCardz. Deux bonnes nouvelles au passage : AMD a confirmé le support du socket AM5 jusqu’en 2029 au moins — une carte mère B650, X670 ou X870 actuelle accueillera donc Zen 6 desktop via une simple mise à jour de BIOS — et le passage à 32 cœurs par CCD côté serveur laisse entrevoir des configurations grand public plus musclées, même si rien n’est officiel à ce stade. En attendant, les benchmarks de l’APU mobile Medusa Point aperçus la semaine dernière donnent un premier ordre d’idée de ce que les cœurs Zen 6 ont dans le ventre ; et si votre CPU actuel montre des signes de fatigue, les X3D actuels restent la valeur sûre du joueur sans attendre 2027.

La keynote de Lisa Su ce soir : ce qu’il reste à annoncer

L’événement se poursuit ce jeudi 23 juillet avec la keynote de Lisa Su à 9 h 30, heure du Pacifique (18 h 30 à Paris), diffusée en direct sur la chaîne YouTube d’AMD. Au menu attendu : le calendrier de déploiement d’Helios, l’avancement de l’écosystème logiciel ROCm face au CUDA de NVIDIA, et un premier aperçu public de la feuille de route MI500 pour 2027. Les sessions techniques doivent aussi préciser les déclinaisons exactes de Venice (SKU, fréquences, enveloppes thermiques, tarifs face aux Xeon d’Intel — dont la vraie réponse, Diamond Rapids, n’est pas attendue avant mi-2027). Nous mettrons à jour cet article si des annonces concernent directement le grand public.

FAQ — Le lancement Zen 6 en 5 questions

Zen 6 est-il disponible pour les PC de bureau ?

Non. Le lancement du 22 juillet concerne uniquement les EPYC « Venice » pour serveurs, dont les premiers systèmes sont attendus au troisième trimestre 2026. Les Ryzen 10000 basés sur Zen 6 sont attendus au CES 2027, pour une disponibilité au premier semestre 2027 selon le calendrier rapporté par la presse spécialisée.

Qu’est-ce que le 2 nm de TSMC change concrètement ?

Le nœud N2 inaugure les transistors GAA en nanofeuillets : selon TSMC, il offre 10 à 15 % de performances en plus à consommation égale (ou 25 à 30 % de consommation en moins à performances égales) par rapport au N3E, avec une densité de transistors supérieure. Venice est la première puce haute performance à en bénéficier en production de volume.

Ma carte mère AM5 acceptera-t-elle les futurs Ryzen Zen 6 ?

C’est la direction confirmée par AMD : le support du socket AM5 est assuré jusqu’en 2029 au moins. Une carte B650, X670 ou X870 actuelle devrait donc accueillir les Ryzen 10000 via une mise à jour de BIOS, comme lors du passage de Zen 4 à Zen 5.

Le rack Helios peut-il intéresser autre chose que les géants du cloud ?

Pas avant 2027 : la production de HBM4 2026 serait entièrement réservée aux hyperscalers (Microsoft, Meta, Oracle, OpenAI), et la production de masse du MI455X est estimée au deuxième trimestre 2027 par les analyses indépendantes. Les entreprises classiques passeront d’abord par le cloud, Oracle prévoyant une offre basée sur les MI450 dès le troisième trimestre 2026.

Les 1,7x de performances annoncés sont-ils vérifiés ?

Non, il s’agit pour l’instant de chiffres communiqués par AMD par rapport à la génération EPYC Turin, tout comme les exaflops du rack Helios, qui n’ont pas encore été soumis aux benchmarks indépendants MLPerf. Les premiers tests tiers arriveront avec les livraisons des systèmes.

Sources : AMD (Advancing AI 2026, communiqués), Tech Times (22 juillet 2026), VideoCardz, TechPowerUp. Les chiffres de performances cités sont des données constructeur, en attente de vérification indépendante.